ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Libros - Springer Verlag, Singapore - 9789813346444 - 8 de enero de 2022
En caso de que portada y título no coincidan, el título será el correcto

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Precio
$ 144,99
sin IVA

Pedido desde almacén remoto

Entrega prevista 22 de jun. - 3 de jul.

Nuestros clientes opinan:

Política de devolución de 14 días conforme a la legislación europea de protección de los consumidores
Mejor valorado en Trustpilot
Añadir a tu lista de deseos de iMusic

También disponible como:

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Medios de comunicación Libros     Paperback Book   (Libro con tapa blanda y lomo encolado)
Publicado 8 de enero de 2022
ISBN13 9789813346444
Editores Springer Verlag, Singapore
Páginas 330
Dimensiones 150 × 220 × 10 mm   ·   494 g

Mas por Vaibbhav Taraate

Mostrar todo

Mere med samme udgiver

Ver todo de Vaibbhav Taraate ( Ej. Paperback Book y Hardcover Book )